<?xml version="1.0" encoding="UTF-8"?><!-- generator="wordpress/1.5.2" -->
<rss version="2.0" 
	xmlns:content="http://purl.org/rss/1.0/modules/content/">
<channel>
	<title>Comments on: LVDS SERDES sinchronizacija</title>
	<link>http://www.vabolis.lt/2009/04/01/lvds-serdes-sinchronizacija/</link>
	<description>(originalios biokronikos, nė lašo copy-paste)</description>
	<pubDate>Fri, 18 May 2012 11:35:04 +0000</pubDate>
	<generator>http://wordpress.org/?v=1.5.2</generator>

	<item>
 		<title>Comment on LVDS SERDES sinchronizacija by: Administrator</title>
		<link>http://www.vabolis.lt/2009/04/01/lvds-serdes-sinchronizacija/#comment-1797</link>
		<pubDate>Tue, 07 Apr 2009 08:32:46 +0000</pubDate>
		<guid>http://www.vabolis.lt/2009/04/01/lvds-serdes-sinchronizacija/#comment-1797</guid>
					<description>Softas galima sakyti freeware- licenzija duodama keliems mėnesiams už dyką. Aš softa nulaužiau grynai dėl sportinio intereso ir kad paimtu vieną egzotišką mikroschemą.
FPGA čipus išlupau iš senos technikos- pirmoji CPLD mikroschema (Lattice) radau egzotikoje, o štai antroji- Altera FLEX buvo išlupta iš seno DSL modemo. O štai senuose Nokijose/Zyxel DSL modemuose stovi Xylinx čipai. Šį cikloną irgi išlupau. Beja esu pirkęs Altera FLEX čipą eBay aukcione- kainavo jis man su atsiuntimu apie 30Lt.</description>
		<content:encoded><![CDATA[	<p>Softas galima sakyti freeware- licenzija duodama keliems mėnesiams už dyką. Aš softa nulaužiau grynai dėl sportinio intereso ir kad paimtu vieną egzotišką mikroschemą.<br />
FPGA čipus išlupau iš senos technikos- pirmoji CPLD mikroschema (Lattice) radau egzotikoje, o štai antroji- Altera FLEX buvo išlupta iš seno DSL modemo. O štai senuose Nokijose/Zyxel DSL modemuose stovi Xylinx čipai. Šį cikloną irgi išlupau. Beja esu pirkęs Altera FLEX čipą eBay aukcione- kainavo jis man su atsiuntimu apie 30Lt.
</p>
]]></content:encoded>
				</item>
	<item>
 		<title>Comment on LVDS SERDES sinchronizacija by: VEC7OR</title>
		<link>http://www.vabolis.lt/2009/04/01/lvds-serdes-sinchronizacija/#comment-1796</link>
		<pubDate>Tue, 07 Apr 2009 01:40:16 +0000</pubDate>
		<guid>http://www.vabolis.lt/2009/04/01/lvds-serdes-sinchronizacija/#comment-1796</guid>
					<description>Blemba, tu monstras.
Ir jo su CPLD/FPGA bishki gaidynas - reikia pirkt mikres po simta baksu ir dar uz softa sumoket nk$.</description>
		<content:encoded><![CDATA[	<p>Blemba, tu monstras.<br />
Ir jo su CPLD/FPGA bishki gaidynas - reikia pirkt mikres po simta baksu ir dar uz softa sumoket nk$.
</p>
]]></content:encoded>
				</item>
	<item>
 		<title>Comment on LVDS SERDES sinchronizacija by: Administrator</title>
		<link>http://www.vabolis.lt/2009/04/01/lvds-serdes-sinchronizacija/#comment-1791</link>
		<pubDate>Fri, 03 Apr 2009 10:32:36 +0000</pubDate>
		<guid>http://www.vabolis.lt/2009/04/01/lvds-serdes-sinchronizacija/#comment-1791</guid>
					<description>Kadangi naudojamos Alteros mikroschemos, softo pasirinkimas nėra didelis- Altera Quartus 8 SP1. Kažkoks tarpinis variantas tarp &quot;web edition&quot; ir &quot;subscription edition&quot; t.y. biški pahackintas. Po hackinimo, softas leidžia dirbti su visom Alteros mikroschemom. Tas ir apsprendė Alteros pasirinkimą, o ne Xylinx. Xylinx softas neleidžia naudoti didžiosios dalies mikroschemų be atitinkamos licenzijos.
Nežinau kiek laiko dariau, nes tarpai prie &quot;prisėdimų&quot; buvo labai dideli- aš labai tingus. Gal gryno laiko būtų kokia savaitė. Beveik visi moduliai parašyti Verilog kalba ir aiškų standartinės logikos biblioteka- nes dažnai pats nežinau kaip padaryti ir darau eksperimentus. Poto galima palaida logika optimizuoti iki vieno verilog modulio.</description>
		<content:encoded><![CDATA[	<p>Kadangi naudojamos Alteros mikroschemos, softo pasirinkimas nėra didelis- Altera Quartus 8 SP1. Kažkoks tarpinis variantas tarp &#8220;web edition" ir &#8220;subscription edition" t.y. biški pahackintas. Po hackinimo, softas leidžia dirbti su visom Alteros mikroschemom. Tas ir apsprendė Alteros pasirinkimą, o ne Xylinx. Xylinx softas neleidžia naudoti didžiosios dalies mikroschemų be atitinkamos licenzijos.<br />
Nežinau kiek laiko dariau, nes tarpai prie &#8220;prisėdimų" buvo labai dideli- aš labai tingus. Gal gryno laiko būtų kokia savaitė. Beveik visi moduliai parašyti Verilog kalba ir aiškų standartinės logikos biblioteka- nes dažnai pats nežinau kaip padaryti ir darau eksperimentus. Poto galima palaida logika optimizuoti iki vieno verilog modulio.
</p>
]]></content:encoded>
				</item>
	<item>
 		<title>Comment on LVDS SERDES sinchronizacija by: Ian</title>
		<link>http://www.vabolis.lt/2009/04/01/lvds-serdes-sinchronizacija/#comment-1790</link>
		<pubDate>Thu, 02 Apr 2009 22:26:23 +0000</pubDate>
		<guid>http://www.vabolis.lt/2009/04/01/lvds-serdes-sinchronizacija/#comment-1790</guid>
					<description>Nice work!</description>
		<content:encoded><![CDATA[	<p>Nice work!
</p>
]]></content:encoded>
				</item>
	<item>
 		<title>Comment on LVDS SERDES sinchronizacija by: Socrates</title>
		<link>http://www.vabolis.lt/2009/04/01/lvds-serdes-sinchronizacija/#comment-1789</link>
		<pubDate>Thu, 02 Apr 2009 21:37:18 +0000</pubDate>
		<guid>http://www.vabolis.lt/2009/04/01/lvds-serdes-sinchronizacija/#comment-1789</guid>
					<description>Jei nepaslaptis, kokiu softu ir kiek laiko uztruko programos sudarymas? Zinau, kad Alteros, bet vistiek domina :) Atejo pagaliau man Spartan-3E devboardas, dabar bandau softa susimest, ko tai labai sudetinga po XP x64 :/</description>
		<content:encoded><![CDATA[	<p>Jei nepaslaptis, kokiu softu ir kiek laiko uztruko programos sudarymas? Zinau, kad Alteros, bet vistiek domina <img src='http://www.vabolis.lt/wp-images/smilies/icon_smile.gif' alt=':)' class='wp-smiley' />  Atejo pagaliau man Spartan-3E devboardas, dabar bandau softa susimest, ko tai labai sudetinga po XP x64 :/
</p>
]]></content:encoded>
				</item>
	<item>
 		<title>Comment on LVDS SERDES sinchronizacija by: Marius Gedminas</title>
		<link>http://www.vabolis.lt/2009/04/01/lvds-serdes-sinchronizacija/#comment-1786</link>
		<pubDate>Wed, 01 Apr 2009 22:03:32 +0000</pubDate>
		<guid>http://www.vabolis.lt/2009/04/01/lvds-serdes-sinchronizacija/#comment-1786</guid>
					<description>Žmonės sako, kad 6 bitų paneliuose labai matosi stambios juostos gradientuose, kurie šiaip turėtų būti tolygūs.</description>
		<content:encoded><![CDATA[	<p>Žmonės sako, kad 6 bitų paneliuose labai matosi stambios juostos gradientuose, kurie šiaip turėtų būti tolygūs.
</p>
]]></content:encoded>
				</item>
</channel>
</rss>

