'FPGA/CPLD' kategorijos archyvas

Mano 484 priešai

Saturday, October 23rd, 2021

Susikaupiau, ir po vasaros pertraukos puoliau savo priešus:

Mano 484 priešai, mažyčiai, 0.55mm diametro, bet bjaurūs.
Net tą kalną dešinėje sunaudosiu… Nes priešų negalima palikti.
(nekreipkit dėmesio, nervai nelaiko)

Žaidimų automato elektronika

Tuesday, August 31st, 2021

Seniau rašiau, kad savo savadarbiams kompiuteriams naudojau CPLD plokštes iš rusiškų Igrosoft žaidimų aparatų elektronikos.
Tai ir pirmas bandymas su dviem CPLD, LCD ZX versija ir keli nepublikuoti eksperimentai.
Tačiau niekada neparodžiau kaip atrodo pilna plokštė. O ir pats nebandžiau tą plokštę paleisti. Gal todėl, kad beveik niekada nebuvo sveikos plokštės ir nelaibai buvo noro. O kitas […]

HDMI (DVI) Testeris arba mano pirma ketursluoksnė

Friday, April 2nd, 2021

Buvo nuo senų laikų prikaupto Cikloninio šroto. Viena bėda- BGA korpusas. Tačiau laikai keičiasi, ketursluoksnės PCB jau pigios ir iš garažo buvo ištrauktos mikroshemos. Plokštė gavosi su viena rimta klaida, bet šiaip viskas veikia. Reikia pagirti Alteros mikroschemos tvirtumą. Ji buvo lituota fabrike, poto aš nulupau. Poto bandžiau reballinti, poto dar bandžiau, poto dar bandžiau. […]

ZX LCD

Saturday, February 22nd, 2020

Besitvarkant daiktus (čia retas reiškinys), radau savo seną eksperimentą su FPGA/CPLD ir LCD (tik ekranas jau buvo kitas). Tas eksperimentas buvo nedabaigtas dėl žinių, noro ir kantrybės stokos. Dabar visko kiek daugiau, tai nudraskiau nereikalingas detales ir pridėjau naujų:

Tai labai panaši sistema kaip ir paprastam ZX Spectrum CPLD/VGA. Tik pasikeitė keletas esminių koncepcijų:
Senesnėje versijoje atmintis […]

ZX Spectrum sukištas į CPLD

Saturday, February 1st, 2020

Šiuo metu kiek tvarkau senų kompų kolekciją ir nutariau suremontuoti savo Santaką (baltik versija). Pirmiausia nurinkau visus laidus, pasilikau pliką PCB, atstačiau ROM čipus ir pajungiau. Aišku niekas neveikia. Todėl pradėjau nagrinėtis- pirmas stepas, nėra RESET signalo. Pašalinom rusišką mikroschemą К155ЛН1 nauja SN74LS04. Pradėjo veikti procesorius ir netgi bandė formuotis vaizdas. Bet jis dingo. Pastebėjau, […]

Commodore 6526/8520 kopija CPLD

Friday, December 27th, 2019

Yra tokia deficitinė senoviška mikroschema- CIA (complex interface adapter) skirta 680x ir 68000 čipsetams - 6526 / 6526A ir 8520. Naudojo ir gamino šias mikroschemas Commodore (jos čipų gamykla MOS). Naudojami šie čipai Commodore 64, 128 ir Amiga serijos kompiuteriuose. Tikriausiai buvo naudojama ir plačiau, bet man nepapuolė plokštės, kurios turėtu šiuos čipus. Šie čipukai […]

Manija ir motyvacija

Thursday, January 8th, 2015

Seniau rašiau, kad iš garažo atsinešiau plazminį ekraniuką. Kiek laiko ieškojau duomenų apie šita daiGtą, bet nelabai ir radau. Poto užklydau firmelę capetronics kurie lygtai prekiauja tokiais ekraniukais, juos remontuoja ir panašiai. Ir parašiau aš jiems laiškelį- tipo turiu porą tokių ekraniukų, norėčiau išbandyti kaip jie veikia ir kad būčiau labai dėkingas už bet kokią […]

FPGA:0008 - UART

Friday, April 12th, 2013

Nu va. Schema didėja ir sudetingėja. Taip pat įvedami įvairūs pataisymai į jau esamus modulius. Todėl dabar stengsiuos prie straipsnio pridėti projekto archyvą. Tai bus su RARu suarchyvuotas Quartuso archyvas (qar) failas. Teoriškai, užteks tik importuoti archyvuotą projektą į Quartusą ir viskas veiks.
Komentaruose skaitytojas rašė apie RS232 modulį. Tiksliau į serial protokolo modulį. Aš nesu […]

FPGA:0007 -tekstinė atmintis

Tuesday, April 9th, 2013

Iš eilės einantys skaičiai nelabai įdomūs. Todėl prie mūsų “video kontrolerio" reikia pritaikyti atmintį. Kad į tą atmintį rašyti informaciją, o displėjus rodytu kas ir kaip čia gaunasi.
Maždaug taip:

Čia dar galima pastebėti, kad aš padidinau šrifta du kartus tiek į plotį, tiek į aukštį. Paprasčiausiai labai jau mažos raidelės buvo ant ekrano, o ir video […]

FPGA:0006 - VGA Taimingo tiuninimas

Sunday, April 7th, 2013

Rašiau, kad eksperimentiniame SVGA displėjuje raidelės nesutampa su fonų ir minėjau, kad bandysim tai remontuoti.
Pirmiausia, reikia visus signalus- ir teksto ir fono, ir gal kokių nors spraitų spalvinę informaciją sinchronizuoti su pixel clocku. Tam tikslui esame “blankerio" modulį perdarom iš paprastos logikos į sinchroninį, naudojantį registrus. Naujas source kodas jau atrodo taip:

module blanker(clk,r,g,b,blank,qr,qg,qb);
input clk;
input [3:0] […]

Unhappy Tikbalang