Kai jau kažkas suveikė ir signalas perėjo iš vieno mikroschemos šono į kitą, reikia tą signalą kaip nors modifikuoti.
Aišku galima iš bibliotekos prisidėlioti visokių loginių elementų į schemos puslapį ir viskas veiks. Bet mūsų užduotis pasigaminti modulį kuris veiks pagal mūsų norus. Ką nors nestandartinio.
Tačiau pradžiai reikia pasidaryti pirmą periferinį įrenginį- mažyčiuką garsiakalbiuką. Aišku nesamonė jungti tiesiogiai garsiakalbiuką prie LVTTL kojos, reikėtų kokio nors buferio, tačiau bus gerai ir tiesiogiai. Aš panaudojau cypuką iš kompų motininės plokštės. Kad netrumpinti FPGA kojos, nuosekliai įlitajau nedidelį rezistorių- kad srovė neviršytu leistinos mikroschemos išėjime.

Mūsų FPGA turi vienintelį CLK šaltinį 50MHz osciliatorių (25MHz gal pas ką nors). Tokio dažnio tikrai niekas negirdi, nebent radio imtuvai. Todėl dažnį reikia sumažinti. Lengviausia tai padaryti su skaitliuku.
Continue reading →

Straipsnis tikrai atsirado greičiau nei koks nors skaitytojas įsigijo dev boardą. Tačiau softą dalinai galima pasibandyti.

Paleidus Quartus programą spaudžiam naujo projekto darymo “wizardą”. Spaudžiam NEXT ir pasirenkame direktorija kurioje kursime savo pirmą projektą. Darbo metu ten susikurs melionas ir dar biški failiukų, todėl reikia susikurti naują direktoriją. Pasirenkam projekto pavadinimą, kad ir “FPGA001”. NEXT.
Čia galima pridėti esamus failus prie projekto. Nieko dar neturim, tai spaudžiam NEXT.
Dabar pasirenkam kokią mikroschemą naudosim. Čia jau kokią prisilitavot, nusipirkot, tą ir pasirinkit. Aš renkuosi Cyclone II šeimą, 144 kojos, EP2C8T144C8. Čia pamatom, kad šitas čipas turi 1.2V core maitinimą, 8256 loginius elementus, 85 vartotojui panaudojamas kojas, 165888 atminties bitus, 36 loginio dauginimo elementus, 2 PLLus ir 8 globalius CLK sujungimus. NEXT
EDA tool settings nesvarbu kol kas. NEXT. FINISH.
Continue reading →

Labai mažai rašiau FPGA/CPLD temoje, o ir tautinėje “spaudoje” ši tema mažai apšviesta. Todėl (nes išsibaigė fantazija) nutariau parašyti keletą straipsnių apie FPGA čipus ir jų panaudojima. Aišku, stipriai remsiuosi FPGA4FUN puslapiais. Gal net plagijuosiu. Ir dar, nesiruošiu apibrėžti visko ir visada. Todėl mano pasakojimui bus apie Alteros produktus ir verilog kalbą. Kitų neįvaldžiau.

Kadangi žaisti su FPGA “sausai” yra didelė nesamonė, o pramoniniai dev-boardai karvę kainuoja, tai pradedu pasakojima apie pigų dev boardą.

(Altera Cyclone II, EP2C8T144C8N)

Tokių dev boardų su Altera Cyclone II (EP2C5 arba EP2C8) pilna eBay. Yra plokščių, kur viskas sulituota (rodos apie 20…30$ kainuoja), o yra tik PCB (~3$ su atsiuntimu).
Jei rankos nekreivos, turite kur nors laisvą FGPA ciklono čipą, tai galima pačiam prisilituoti. Aš taip ir padariau (čipas iš seno LCD teliko). Taip pat prilitavau konfiguracinį flešiuką (nebūtina) ir kitas aprišimo detales (3.3V ir 1.25V stabilizatorius, 10K rezistoriai, keletas mažų kondikų, keli LEDai, 50MHz osciliatorių). Sulitavau JTAG ir serial prom programavimo jungtis.
Dar reikia įsigyti programavimo kabelį (pats primityviausias prie LPT porto netgi lengvai pasidaromas). Rekomenduočiau patį paprasčiausia USB Byte blasterį.
Continue reading →

Viena iš komentarų buvo rašyta apie USB oscilografus ir loginius analizatorius. Klausė ar aš bandžiau… Deja nebandžiau. Tačiau jau seniai masčiau ne apie USB oscilografą, bet loginį analizatorių. Bandžiau net FPGA versiją, ten viskas veikė, tačiau pagrindinė bėda su tais analizatoriais yra softas. Tiksliau jo nebuvimas. Jau keletą metų anksčiau žiūrėjau į USBee projektą. Tačiau legalus variantas labai jau brangus. Tačiau laikai keičiasi, negeri kiniečiai nukopijavo hardwarą ir padarė veikianti su softu. Dar jie padarė ir softo nulaužimą… labai jau negražu. Tačiau dėl kelių pažaidimų mokėti šimtus aš nenorėjau (brangiau už mano oscilografą!), o štai sumokėti $40 jau galiu. Taigi, per pora savaičių ant stalo atsirado toks daiGtas:

(USB laidas nepajungtas)

Komplekte tokie čiuptuvėliai:

Pirmiausia, kapitalistai pradėjo kovoti su kinais, tai jei netyčia gausit tokį prietaisą pasiruoškit jį perdaryti:

Čia yra USB VID/PID atminties mikroschema. Originalus naujas softas mėgsta naikinti šiuos VID/PID. Gal originaliam hardware ši mikroschema apsaugota nuo įrašymo. Tuo tarpu Kinai padarė perrašoma- taip galima padaryti ne tik USBee įrenginį, bet ir persiklonuoti į kitą komercinį projektą (jau užmiršau pavadinimą). Tereikia tik perrašyti VID/PID. Man užteko tik USBee, tai paprasčiausiai užtenka write protect koją sujungti su Vcc. WP koja atkelta nuo PCB ir su lydmetalio lašu sujungta su Vcc.

Nu ir softo screenšotas:

(pasidinina)

Softas analizuoja kelis protokolus, yra analoginis osciloskopas. Gali dirbti kaip generatorius ir t.t. Paprasčiausiai, šias funkcijas aš neišbandžiau. Nelabai buvo jos reikalingos man. Tačiau man reikėjo I2C analizės. Paveiksliuke paprasčiausias I2C variantas, čia nuskaitymas iš LM75/FM75 mikroschemos, mano senas USB termometro projektas. Matosi apačioje USB debug langas ir tie patys skaičiai.

Tikiuosi, kad dar ką nors parašysiu apie šį gaminį. Tačiau dabar kažkaip laikas spaudžia ir nėra projektų. Tiesiog kurybinė ir laiko krizė 🙁